SystemVerilogによるモデリングと論理合成 ハードウェア記述言語による回路設計の基礎/篠塚一也
※商品画像はイメージや仮デザインが含まれている場合があります。帯の有無など実際と異なる場合があります。
著:篠塚一也
出版社:共立出版
発売日:2026年01月
キーワード:SystemVerilogによるモデリングと論理合成ハードウェア記述言語による回路設計の基礎篠塚一也 しすてむヴえりろぐによるもでりんぐとろんり システムヴエリログニヨルモデリングトロンリ しのずか かずや シノズカ カズヤ
184円相当（4%）
